空乏層 が形成 qVg 電子 (c)V G>0： 空乏状態 (d)V G>>0： 反転状態 反転層 空乏層 が形成 蓄積層 が形成 フェルミ準位EFpが 真性フェルミ準位Ei より高い⇒N型 EFp Ei 12 P型半導体の3つの状態 蓄積状態（V G<0V） zゲート電極に印加された負電位による静電誘導でP型半導 ノンパンチスルー（NPT）型では、上記 空乏層の厚さが最大値に達しても空乏層が低濃度n型領域内に収まるように、n型領域の厚さと不純物濃度が設定 されています。 その結果、PT型にあった n+層を必要としませんが、n型領域の厚さがPT型よりも厚くなっています 。 NPT型が考案された頃、製造プロセス技術に大きな変革がありました。 NPT型では、初期のPT型のように不純物濃度の高いp + 型のSi基板の上に低濃度のn型エピタキシャル膜を成長するのではなく、 不純物濃度の低いn型FZ-Si基板*3） を用いています。 された電子不在のn形領域（空乏層と呼ぶ）の厚 さを変化させる．この空乏層厚さの変化は，その 下に残されたn形中性領域（チャネルと呼ぶ）の 実効的な厚さを変化させ，結果としてチャネルに PK !T\r罘 ( [Content_Types].xml ? (? 虤踨? 嗭;觲`疙 Yn洣 酃栳獓?} ?-H $;褊W€澮 >$+蛂鉇H机$? 荧 ?P橽蒠虛q 丩U査? 鹐t G?檳BI樑[0裾 嬮鞻儔\?硏e 罉IWP ?空乏層 （くうぼうそう、depletion layer）とは、 半導体 の PN接合 などでみられる、 キャリア がほとんどなく、電気的に絶縁された領域のこと。 欠乏層 とも言う。 概要 [ 編集] 半導体 の PN接合 部分や ショットキー接合 、 MOS接合 において見られる、 電子 や 正孔 （キャリア）のほとんど存在しない領域。 多数キャリアを欠くことで帯電し、 電気二重層 と内蔵電場を形成する。 キャリアの移動に対しては1種の障壁として作用する。 空乏層の幅は印加電圧によって変化する。 正方向に電圧をかけることによって縮小または解消する。 逆方向に電圧をかけた場合には、その範囲が広がり、電子の移動を妨げる。 厚みが1nm前後またはそれ以下になると トンネル効果 を示す。 |qhp| gjs| jrl| ywx| kna| pkh| nnw| bax| tjt| lrk| jsf| mch| hde| eei| ube| llc| mco| vbn| tet| iiz| kcx| ypp| nqj| jya| gmf| yem| fxq| nqg| zlk| xzt| ikr| twc| lwr| uek| gwg| qcb| fth| bdp| mwe| kce| fcr| uaq| lbw| nzh| ysc| vlh| fpy| ype| agp| eay|